·Xilinx Zynq UltraScale+ MPSoC ZU9EG（Quad-A53 @ 1.2 GHz + Dual-R5 + Mali-400 GPU）
·600 K LUT / 2 562 DSP Slice，可加载 Vitis AI DPU，INT8 算力 ≈ 5 TOPS
·64-bit AXI 高速互联，PS⇆PL 单向带宽 19 GB/s（DDR4→PL）
·PS 侧 4 GB DDR4-2400（64 bit）
·PL 侧 512 MB DDR4-2133（16 bit，独立时钟域）
·1 × PCIe Gen2 x4 Root Port
·4 × SFP+ 10 GbE, RJ45 Ethernet
·2 × FMC HPC 接口，与 ZCU102 引脚兼容
·4 × SMA GTH
·2 × HDMI 一路 IN / 一路 OUT，可配合 VCU IP 编解码）
·1 × DP 1.2
·SD、JTAG、UART
·宽温 -20 ℃~75 ℃，16 层沉金 PCB
·100 MHz 带宽、4T4R，100 µs 周期内尾数处理裕度 25%
·SFP+/QSFP28 直连前传，前传链路延迟 < 5 µs
·Xilinx VCU + DPU Pipeline：编解码→AI 超分 / 降噪→封装，一路 4K60 或两路 4K30
·OBS / FFmpeg 插件示例工程，端到端时延 80 ms
·2 × MIPI 相机 + 10 GbE 激光雷达直接进入 PL，全硬件时间戳与同步
·DPU 跑 YOLOv8-tiny 960 × 544@ 120 fps，余量用于 VIO / SLAM DSP 内核
·FMC-HPC 扩展可挂接 Camera Link、CoaXPress 或 16-lane ADC
·PL DDR4 环形缓冲 + PCIe DMA，2 GB/s 持续写入 NVMe，无丢帧
·提供 XSA / DSA、Petalinux 镜像、参考 Bitstream
·商业服务：硬件定制、算法适配、量产测试、CE/FCC/CCC 认证协助
·搭配自研 RISC-V+DPU 开发板可组成“CPU+FPGA+专用 DPU”异构集群，统一 gRPC/REST 调度
